組み合わせ回路 (クミアワセカイロ) とは | 意味や読み方など丁寧でわかりやすい用語解説

組み合わせ回路 (クミアワセカイロ) の読み方

日本語表記

組み合わせ回路 (クミアワセカイロ)

英語表記

combinational logic (コンビネーショナルロジック)

組み合わせ回路 (クミアワセカイロ) の意味や用語解説

組み合わせ回路とは、デジタル回路の一種で、その出力が「現在の入力の状態だけ」によって決まる回路である。過去の入力や回路内部の状態には一切依存せず、常に現在の入力信号に即座に反応し、結果を出力する特徴を持つ。これは、回路自身が記憶装置を持たないためであり、回路内部にフィードバックループ（出力が再び入力に戻る経路）が存在しないことからも説明できる。つまり、入力信号が与えられると、その信号が論理ゲートを順番に伝播していき、最終的に出力が決定される。 この特性から、組み合わせ回路は「メモリを持たない」あるいは「状態を持たない」回路とも呼ばれる。例えば、ある瞬間に「AとB」という入力があった場合、出力は必ず「C」となる。別の瞬間に全く同じ「AとB」という入力があれば、その出力も必ず「C」となる。入力が変われば出力も即座に変わるが、入力が同じであれば出力も常に同じになるという、非常に予測可能でシンプルな振る舞いをする。 組み合わせ回路の構成要素は、ANDゲート、ORゲート、NOTゲート、XORゲートといった基本的な論理ゲートである。これらの論理ゲートを組み合わせて、特定の論理演算を行う回路を構築する。例えば、二つの2進数（0か1）を加算する「加算器」や、複数の入力から一つを選択して出力する「マルチプレクサ」、特定の2進数パターンを他の信号に変換する「デコーダ」などが、代表的な組み合わせ回路の例として挙げられる。 システムエンジニアを目指す上で、この組み合わせ回路の概念を理解することは、コンピュータのハードウェアがどのように動作しているか、特にCPU内部の演算処理やアドレスのデコード、データの選択といった基本的な機能がどのように実現されているかを把握する上で不可欠である。組み合わせ回路は、デジタルシステムの基盤となる非常に重要な要素であり、その安定した予測可能な動作は、複雑なデジタルシステムを設計する上での出発点となる。 組み合わせ回路の出力が現在の入力のみで決まるという特性は、論理ゲートの基本的な動作原理に由来する。各論理ゲートは、特定の入力の組み合わせに対して一意の出力を生成する。例えば、ANDゲートは両方の入力が「1」の場合にのみ「1」を出力し、それ以外は「0」を出力する。ORゲートはどちらかの入力が「1」であれば「1」を出力する。これらのゲートは、入力の変化に対してほぼ遅延なく（物理的な伝播遅延は存在するが、状態の変化を伴わないという意味で）瞬時に反応し、結果を出力する。 組み合わせ回路の設計では、まず回路が実現すべき機能の仕様を明確にし、それに基づいて「真理値表」を作成する。真理値表とは、取り得る全ての入力の組み合わせと、それに対応する出力の関係を一覧にしたものである。この真理値表から、ブール代数の論理式を用いて出力関数を導き出す。導き出された論理式は、論理ゲートの組み合わせによって物理的な回路として実現される。例えば、「出力がA AND B OR C AND NOT Dである」という論理式があれば、それに対応するAND、OR、NOTゲートを接続することで回路が構成される。 具体的な組み合わせ回路の例をいくつか挙げる。エンコーダ（符号器）は、複数の入力線の中から活性化（例えば「1」）された線がある場合に、その活性化された線の位置を2進数コードとして出力する。例えば、8つの入力線があり、そのうちの3番目の線が「1」になった場合、出力は「011」（2進数の3）となる。キーボードの入力信号をコンピュータが処理できるコードに変換する際などに利用される。デコーダ（復号器）は、エンコーダとは逆に、2進数の入力コードを受け取り、対応する単一の出力線を活性化させる。例えば、2ビットの入力が「01」（2進数の1）であれば、4つの出力線の中から1番目の線を「1」にする。コンピュータのメモリやI/Oデバイスを選択するアドレスデコード回路として広く使われる。 マルチプレクサ（MUX、データセレクタ）は、複数のデータ入力線と、それらの中からどのデータを選択するかを指示する選択（セレクタ）入力線を持つ。選択入力線で指定された1つのデータ入力線に接続されたデータを、単一の出力線に通過させる。多数のデータストリームから一つを選び出す場面で活用される。デマルチプレクサ（DEMUX、データ分配器）は、1つのデータ入力線を、選択（セレクタ）入力線で指定された複数の出力線のいずれか一つに接続する。マルチプレクサの逆の機能を持つ。一つのデータストリームを複数の目的地に分配する際に使用される。加算器は、2つの2進数を加算し、その結果と桁上がり（キャリー）を出力する回路である。半加算器（2つの1ビット数を加算）と全加算器（2つの1ビット数と下位からの桁上がりを加算）があり、これらを多段に接続することで多ビットの数値を加算できる。CPUの算術論理演算ユニット（ALU）の中核をなす回路である。 システム開発において、直接的に組み合わせ回路を設計する機会は少ないかもしれないが、ハードウェア記述言語（VHDLやVerilog HDL）を用いて論理回路を記述する際には、その基本となる概念が不可欠となる。また、マイクロプロセッサやFPGA（Field-Programmable Gate Array）といったハードウェアの動作原理を理解し、効率的なソフトウェアやシステムを設計するためにも、組み合わせ回路が果たす役割を把握することは、システムエンジニアとしての深い理解に繋がる。組み合わせ回路は、デジタル世界の最も基本的な構成要素であり、その理解はコンピュータサイエンスの重要な基礎となる。