位相同期回路(イソウシンキロカイ)とは | 意味や読み方など丁寧でわかりやすい用語解説
位相同期回路(イソウシンキロカイ)の意味や読み方など、初心者にもわかりやすいように丁寧に解説しています。
読み方
日本語表記
位相同期回路 (イドウドウキカイロ)
英語表記
Phase-Locked Loop (フェーズロックドループ)
用語解説
位相同期回路は、英語のPhase-Locked Loopを略してPLLとも呼ばれる電子回路である。その基本的な役割は、入力される基準信号の周波数と位相に、回路自身が生成する出力信号の周波数と位相を正確に一致させ、同期を保ち続けることにある。言い換えれば、ある信号のタイミングを手本にして、別の信号のタイミングを常にぴったりと合わせるための仕組みである。この機能は、現代のITシステムにおいて極めて重要となる。例えば、コンピュータのCPUやメモリが正確に動作するためには、非常に安定した高周波数のクロック信号が必要不可欠だが、PLLはそのような信号を生成するために用いられる。また、無線通信や有線通信において、受信したデータ信号から元のタイミング情報を復元し、データを正しく読み取るためにも利用される。このように、PLLは基準となる信号源から、より高精度な、あるいは異なる周波数の安定した信号を生成する、電子回路における基盤技術の一つである。
PLLの動作原理は、フィードバック制御に基づいている。具体的には、主に四つの基本要素、すなわち位相比較器、ループフィルタ、電圧制御発振器、そして分周器から構成される。これらの要素が閉じたループを形成し、互いに連携することで同期を実現する。まず、位相比較器は、外部から入力される基準信号と、ループの最後段からフィードバックされてくる帰還信号の二つの信号を受け取る。そして、両者の位相のずれ、つまりタイミングの差を検出し、その差の大きさに応じた電圧信号を誤差信号として出力する。もし二つの信号のタイミングが完全に一致していれば誤差はゼロに近くなり、ずれているほど大きな誤差信号が生成される。次に、この誤差信号はループフィルタに入力される。ループフィルタの役割は、誤差信号に含まれる急峻な変化やノイズ成分を除去し、信号を平滑化することである。これにより、システム全体の動作が安定し、外部の擾乱に対して追従しやすくなる。通常、このフィルタにはローパスフィルタが用いられる。フィルタを通過した滑らかな電圧信号は、制御電圧として電圧制御発振器(VCO)へと送られる。VCOは、入力される制御電圧の大きさに比例して、出力する信号の周波数を変化させる発振回路である。制御電圧が高くなれば出力周波数は上がり、低くなれば下がる。このVCOが、PLL全体の出力信号を実際に生成する心臓部となる。そして、VCOから出力された信号の一部は、分周器へと入力される。分周器は、入力された信号の周波数を整数分の1(1/N)に低下させる回路である。この分周された信号が、位相比較器への帰還信号としてループの始点に戻される。この一連の流れがPLLのフィードバックループである。動作が始まると、位相比較器は基準信号と帰還信号の位相差を検出し続ける。もし帰還信号の位相が基準信号より遅れていれば、位相比較器はVCOの周波数を上げるような制御電圧を生成する。逆に進んでいれば、周波数を下げるように制御する。この調整が連続的に行われることで、最終的に帰還信号の周波数と位相が基準信号に完全に追従し、両者の位相差が一定に保たれた安定状態に至る。この状態を「ロック状態」と呼ぶ。分周器の分周比をNに設定した場合、ロック状態ではVCOの出力周波数は基準信号の周波数のちょうどN倍になる。この性質を利用した応用が周波数シンセサイザであり、一つの安定した基準周波数から、極めて正確な多種多様な周波数を自在に生成できる。これは携帯電話が通信チャネルを切り替える際などに不可欠な技術である。その他、大規模なデジタルIC内部で高速なクロック信号を生成し、チップ内の各所に遅延なく分配するクロック生成や、シリアル通信で受信データからクロックを再生するクロック・データ・リカバリなど、PLLの応用範囲は多岐にわたる。