命令サイクル(めいれいさいくる)とは | 意味や読み方など丁寧でわかりやすい用語解説

命令サイクルとは、コンピュータの中央処理装置（CPU）がプログラムを構成する個々の命令を一つずつ取り出し、解読し、実行するという一連の基本的な動作プロセスのことを指す。これはコンピュータが動作し、人間が与えた指示やプログラムを実行するために不可欠な、最も根源的な仕組みである。CPUは極めて高速にこのサイクルを繰り返し実行することで、複雑な計算やデータ処理、様々なアプリケーションの動作を実現している。私たちがコンピュータを使う上で当たり前のように享受しているあらゆる機能は、この命令サイクルが途切れることなく連続して行われている結果と言える。

命令サイクルは、大きく分けて「命令フェッチ（Fetch）」「命令デコード（Decode）」「命令実行（Execute）」の三つの段階から構成される。CPU内部では、これらの段階が連携して機能し、プログラムの指示を順次処理していく。

まず、「命令フェッチ」の段階では、次に実行すべき命令を主記憶装置（メモリ）からCPU内部に取り出す作業が行われる。この際に重要な役割を果たすのがプログラムカウンタ（PC）である。プログラムカウンタは、次に読み出すべき命令が格納されているメモリのアドレス（番地）を常に保持しているレジスタ（CPU内部の高速な記憶領域）である。CPUはプログラムカウンタが示すアドレスをアドレスバスに送り、メモリコントローラを介してそのアドレスに格納されている命令データをデータバス経由で読み込む。読み込まれた命令は、命令レジスタ（IR）という別のレジスタに一時的に格納される。命令を取り出した後、プログラムカウンタの値は自動的にインクリメント（増加）され、次に読み出すべき命令のアドレスを指すように更新される。これにより、CPUはプログラムの命令を順番に処理し続けることができる。

次に、「命令デコード」の段階では、命令レジスタに格納された命令の内容を制御装置が解読する。命令は通常、オペレーションコード（命令の種類を示す部分）とオペランド（命令の対象となるデータやそのアドレスを示す部分）から構成されている。制御装置はオペレーションコードを解析し、その命令がどのような処理を要求しているのか（例えば、足し算、データの読み書き、条件分岐など）を特定する。また、オペランドからは、その処理の対象となるデータがどこにあるのか、あるいはどのレジスタを使うべきかといった具体的な情報を読み取る。この解読結果に基づいて、CPUの他の各コンポーネント（例えば算術論理演算ユニットやレジスタ群など）をどのように動作させるかを示す、一連の制御信号が生成される。この段階で、次に続く実行段階のために必要な準備が整えられる。

最後に、「命令実行」の段階では、命令デコードによって生成された制御信号に基づき、実際に命令が要求する処理が実行される。命令の種類によって実行される内容は様々である。例えば、算術論理演算命令（加算、減算、論理積など）であれば、算術論理演算ユニット（ALU）がレジスタに保持されているデータに対して演算処理を行い、その結果を別のレジスタに格納する。データ転送命令であれば、メモリからレジスタへデータを読み込んだり（ロード）、レジスタからメモリへデータを書き込んだり（ストア）する。これには、メモリコントローラやデータバス、アドレスバスが再び利用される。また、分岐命令であれば、プログラムカウンタの値を直接変更することで、プログラムの実行順序をジャンプさせたり、特定の条件が満たされた場合にのみ処理を分岐させたりする。この段階で、命令によって要求された具体的な動作が完了し、プログラムの状態が更新される。

上記の一連の命令サイクルが完了すると、CPUは再び次の命令フェッチの段階へと移行し、プログラムカウンタが示す次の命令の処理を開始する。この「フェッチ→デコード→実行」というサイクルがクロック信号に同期して途切れることなく高速に繰り返されることで、コンピュータは与えられたプログラムを滞りなく実行し続ける。現代のCPUでは、パイプライン処理という技術を用いることで、複数の命令の各段階を並行して処理し、命令サイクルの全体的な実行効率を大幅に向上させている。つまり、ある命令がデコードされている間に、別の次の命令はフェッチされるといった形で、各段階を同時に進めることで高速化を図る。また、キャッシュメモリなどの高速な記憶階層も、命令フェッチにおけるメモリアクセス時間を短縮し、命令サイクルの高速化に貢献している。CPUの性能は、この命令サイクルをどれだけ高速に、そして効率的に実行できるかによって大きく左右される。