pMOS(ピーモス)とは | 意味や読み方など丁寧でわかりやすい用語解説

pMOSは、半導体デバイスの一種であり、現代のデジタル回路やアナログ回路において極めて重要な役割を果たすトランジスタである。その名称は「p-channel Metal-Oxide-Semiconductor Field-Effect Transistor」の頭文字をとったもので、「ピーモス」と読む。主に論理回路の基本素子として利用されるCMOS（Complementary Metal-Oxide-Semiconductor）技術の構成要素の一つであり、電気信号をオン・オフするスイッチとして機能する。pMOSは、電荷を運ぶキャリアとして正孔（ホール）を用いる点が特徴であり、この点で電子をキャリアとするnMOS（n-channel MOSFET）と対をなす。CMOS回路では、このpMOSとnMOSが相補的に（complementaryに）動作することで、低消費電力かつ高速な処理を実現している。

pMOSトランジスタは、ソース、ドレイン、ゲートという三つの端子を持つ構造が基本である。まず、基板としてn型半導体が用いられ、その表面にゲートと呼ばれる電極が配置される。このゲート電極は、薄い絶縁体（通常は二酸化ケイ素の酸化膜）を介して基板から電気的に分離されている。次に、n型基板の表面に、高濃度にp型不純物がドープされた領域が二つ形成され、それぞれソース端子とドレイン端子となる。つまり、pMOSはn型基板上にp型のソース・ドレイン領域を持つため、「Pチャネル」と呼ばれるのである。この構造により、ゲートに印加する電圧を制御することで、ソースとドレインの間を流れる電流を調整することが可能となる。

pMOSの動作原理は、ゲート電圧によってソースとドレイン間の導電性を制御することにある。pMOSは、ソース端子を電源の高電位側（VDDなど）に接続し、ドレイン端子を負荷や次の回路に接続して使用されることが多い。この状態において、ゲートにソース電圧よりも十分に低い電圧、すなわち負の電圧を印加すると、ゲート直下のn型基板表面に蓄積されている電子がゲート電極に引きつけられるか、基板内部へと追い払われる。これにより、ゲート直下のn型基板表面には、電子が不足した状態、つまり正孔が過剰な状態、あるいは正孔が誘起される状態が生じる。この正孔が誘起された領域が、ソースとドレインをつなぐ「チャネル」として機能する。このチャネルが形成されると、ソースからドレインへ向かって正孔が移動し、電流が流れる。この状態がトランジスタの「オン」状態、すなわちスイッチが閉じている状態に相当する。ゲートに印加する電圧が、ある特定のしきい値電圧（Vt）よりも負の方向に大きくないとチャネルは形成されないため、このしきい値電圧がpMOSの動作を決定する重要なパラメータとなる。

一方、ゲートにソース電圧に近い、またはそれよりも高い電圧（例えば0Vに近い電圧や正の電圧）を印加した場合、ゲート直下のn型基板表面には正孔が誘起されず、チャネルは形成されない。この状態では、ソースとドレイン間は高抵抗となり、電流はほとんど流れない。これがトランジスタの「オフ」状態、すなわちスイッチが開いている状態に相当する。このように、pMOSはゲート電圧によってソース・ドレイン間の導通状態を切り替えることができる、電圧制御型のスイッチとして動作する。この動作モードはエンハンスメントモードと呼ばれ、通常のデジタル回路で利用されるpMOSの標準的な動作である。

pMOSは、nチャネルMOSFETであるnMOSと比較して、正孔の移動度が電子の移動度よりも低いため、一般的に電流駆動能力が低いという特性を持つ。これは、同じサイズのトランジスタであれば、pMOSはnMOSよりも遅い応答速度や低い電流供給能力しか持たないことを意味する。そのため、CMOS回路の設計においては、nMOSとpMOSで同等の電流駆動能力を得るために、pMOSをnMOSよりも大きく設計することが一般的である。しかし、pMOSは高電位側から電流を供給する役割を担うことが多く、電源電圧の高い側で安定して動作するという利点がある。

pMOSの最も代表的な応用例は、nMOSと組み合わせて構成されるCMOSインバータである。CMOSインバータは、デジタル回路における最も基本的な論理ゲートであり、入力信号を反転させて出力する機能を持つ。CMOSインバータでは、pMOSは電源電圧（VDD）と出力端子の間に配置され、nMOSは出力端子とグラウンド（GND）の間に配置される。入力が低電位（0V）の場合、pMOSはオン状態となり、VDDから出力端子へ電流を供給し、出力は高電位（VDD）となる。このとき、nMOSはオフ状態であるため、VDDからGNDへの経路は遮断される。逆に入力が高電位（VDD）の場合、pMOSはオフ状態となり、VDDから出力端子への電流供給を遮断する。同時にnMOSはオン状態となり、出力端子をGNDに接続することで、出力は低電位（0V）となる。このときpMOSはオフであるため、VDDからGNDへの直接的な電流経路は遮断される。このように、入力が0か1のどちらかである静的な状態では、必ずpMOSとnMOSのどちらか一方がオフとなるため、VDDからGNDへ電流が直接流れることはなく、CMOS回路は非常に低い静的消費電力を実現できる。これが、CMOS技術が今日の半導体集積回路の主流となっている大きな理由の一つである。

pMOSは、論理ゲートの設計だけでなく、メモリセル、アナログスイッチ、オペアンプなどのアナログ回路にも広く利用されている。特に、電源電圧が比較的高く、低消費電力が求められるアプリケーションにおいて、その特性が最大限に活かされる。半導体製造技術の進化とともに、pMOSの性能も向上し続けており、微細化によってより高速で低消費電力なデバイスが実現されている。このように、pMOSは現代の電子機器を支える基盤技術であり、システムエンジニアが電子回路の動作を理解する上で不可欠な要素である。