【ITニュース解説】China-US Chip Tech Divergence | 中美半导体技术分化发展预测

華為（ファーウェイ）の「韜(τ)定律」と、米国が主導する「GAAFET（環状ゲート型FET）とChiplet（芯粒）/先進パッケージング」という二つの半導体技術の進路が、将来的に完全に分かれるのか、それともオープンソースのRISC-Vのように一部で交わるのかという問いに対し、これは「主要な部分では競争関係にあり、一部の技術思想や学術的な側面で交差する」という複雑な関係になる。RISC-Vのように、共通の基盤から分岐して多様な発展を遂げる形とは少し異なる。

まず、それぞれの技術が何を意味するのかを理解することが重要だ。華為の提唱する「韜(τ)定律」は、半導体の性能向上を、単にトランジスタのサイズを小さくする従来の「幾何学的縮小」にだけ頼るのではなく、チップ内の信号遅延、配線効率、論理回路の最適化、ソフトウェアとハードウェアの連携強化といった要素を改善することで実現しようとする考え方である。具体的には、論理回路の組み方、同社独自の高速バス「霊衢（UnifiedBus）」の採用、チップ全体の設計を最初から最後まで一体的に行う「全スタック協調設計」などが含まれる。これは、最先端のEUV（極端紫外線）リソグラフィやGAAFETといった微細化技術へのアクセスが制限される中で、システム全体の工夫によって、たとえ制約のある製造プロセスを用いたとしても、あたかも1.4ナノメートル相当の高性能チップであるかのような機能や体験を提供することを目指している。この考え方は、従来の「摩爾の法則」（トランジスタ密度が一定期間で倍増する）を補完するものであり、物理的な微細化自体を否定するものではない。

一方、米国が主導する半導体技術の主な方向性は、「GAAFET」と「Chiplet（芯粒）/先進パッケージング」の組み合わせにある。GAAFETは、現在の主流であるFinFET構造よりもさらに微細で効率的な電流制御を可能にする新しいトランジスタ構造で、主に3ナノメートルや2ナノメートルといった次世代の超微細プロセス技術で採用される。これは、引き続きトランジスタを物理的に小さくしていく路線である。しかし、この微細化には莫大なコストがかかるため、もう一つの重要なアプローチとして「Chiplet（芯粒）/先進パッケージング」が注目されている。これは、異なる機能を持つ小さなチップ（Chiplet）を複数個製造し、それらを2.5次元や3次元の高度なパッケージング技術（例えばCoWoSやUCIeのような技術）を使って一つのパッケージ内に統合することで、あたかも単一の高性能チップであるかのように機能させる手法である。米国はこの分野で、チップ設計に必要なソフトウェア（EDAツール）、GAAFETの製造に必要な技術情報（PDK）、高速メモリ（HBM）、先進パッケージングの製造能力、そして異なるメーカーのChipletを接続するための共通標準において強みを持っている。

比較対象として挙げられる「RISC-V」は、プロセッサの命令セットアーキテクチャ（ISA）がオープンソースである点が特徴だ。これは、その基本設計を誰でも自由に利用し、改良・拡張できることを意味する。そのため、世界中の企業や研究機関が同じRISC-Vの基本設計を使いながら、それぞれの目的に合わせて独自のプロセッサを開発できる。これにより、命令セットのレベルでは共通の基盤が存在するが、その上で構築されるソフトウェアやハードウェアのエコシステムは、地域や企業ごとに独自の発展を遂げる可能性がある。これは「コードレベルでは共通点があるが、エコシステムレベルでは分岐する」という状況と言える。

では、華為の韜定律と米国のGAAFET+Chipletはどのように関係するのか。 まず、チップ製造の最も根幹となる「物理層」、特に「前工程」（半導体ウェハー上に回路を形成する工程）においては、両者は明確に異なる道を進むと予測される。米国は、EUVリソグラフィとそれをサポートする最先端のEDAツールを用いて、3ナノメートルや2ナノメートルのGAAFETを製造する道を進む。一方、華為や中国の半導体産業は、アクセスが制限されるEUV技術を回避し、DUV（深紫外線）リソグラフィの多重露光や国産代替技術を使い、制約されたプロセスノードの中で構造最適化や韜定律の考え方を取り入れていく。このため、利用されるトランジスタ構造、光露光装置、設計ツール（EDA）は、互いに異なる「双方向のレール」を進むことになり、この層での技術的な交わりはほとんどない。

次に、異なるチップを組み合わせて性能を向上させる「中工程」、特に「Chiplet（芯粒）/先進パッケージング」の分野では、技術的な思想に共通する部分が見られる。両者とも、単一チップの微細化だけでは限界があることを認識し、複数の小型チップを一つのパッケージに統合することで、演算能力や機能向上を目指す。TSV（シリコン貫通電極）、シリコンインターポーザー、2.5D/3Dパッケージングといった技術的なアプローチも共通して採用される。異なるChiplet間を接続する「die-to-die相互接続」の重要性も両者が認識している点だ。しかし、具体的な実装や標準規格においては分岐が生じる。西側陣営は、Intelなどが主導する「UCIe（Universal Chiplet Interconnect Express）」を共通のオープンな規格として推進している。一方、中国側、特に華為は、独自のバス技術「霊衢」や中国国内の芯粒標準（例えばACCのような取り組み）を推進する可能性が高い。このため、技術的な「考え方」は共通しているが、実際に異なるメーカーのChipletを物理的に接続して相互運用させるための「プラグ」や「標準」は、異なる陣営間で互換性がなくなる可能性が高い。

さらに上位の「システム層」や「アーキテクチャ層」では、華為の韜定律が提唱する「時間縮小」のような考え方は、広く学術界と交わる可能性がある。3D-ICにおける遅延最適化、メモリ内での演算処理、光を使った相互接続、処理負荷に応じたリソース配分、論理回路の畳み込みなど、これらは特定の企業に限定されるものではなく、国際的な学術会議で発表されたり議論されたりする一般的なテーマである。そのため、学術的な論文や概念のレベルでは共通の知見が共有されることはあり得るが、それがすぐに量産されるチップ製品の相互運用性につながるわけではない。

RISC-Vとの類推について言えば、共通する点は、米国の技術封鎖という状況を背景に、中国側が異なる次元での競争軸を打ち出していること、そして基盤となる思想の一部が共有されつつも、実際の製品実装は異なるという点である。しかし、決定的に異なるのは、RISC-Vが命令セットアーキテクチャという非常に基本的なレベルで「オープンソースの契約」に基づいて共有され、誰でも自由に派生開発できるのに対し、韜定律は華為が提唱する産業原則と、同社独自のエンジニアリング体系であるという点だ。つまり、他社が「韜定律をクローン」することはできず、その「時間縮小」という考え方を参考にすることしかできない。この意味で、韜定律は「華為版の非摩爾パス宣言」と呼ぶ方がより適切だろう。

今後5〜10年間の展望をまとめると、完全に二つの平行世界が出現するわけではなく、三つの異なるレベルで分岐と交差が進行する多層的な構造になる可能性が高い。 まず、最も根底にある「物理層（EDAツール、製造装置、基本的な半導体プロセス）」では、米系企業が主導するGAAFETとそれに必要なEDAツール、そして華為や中国企業が推し進める制約されたプロセスと自社開発の最適化技術や国産EDAという、明確な「ハードな分岐」が進むだろう。 次に、「中層のパッケージングとChiplet」の分野では、技術的な方法論や思想は相互に参考にされつつも、具体的な接続標準（UCIe対中国独自のバス）は異なるため、「半交差」の状態となる。たとえば、高性能メモリであるHBMのような共通部品は両陣営で利用されるかもしれないが、それを制御するコントローラや全体のアーキテクチャはそれぞれ異なるものになる可能性がある。 そして、「上層のシステム理論」のレベルでは、遅延最適化や通信を考慮した設計といった共通の課題に対するアプローチとして、学術的な論文や概念のレベルで「ソフトな交差」が生まれ、国際的な研究協力や情報交換の機会が部分的に残るかもしれない。

ここで、もう少し具体的な相互接続技術について触れておく。UCIeは、異なるベンダーのChipletを組み合わせて一つのシステムを構築するためのオープンな標準を目指す。一方、「BoW（Bunch of Wires）」という技術は、UCIeよりもシンプルで軽量なdie-to-dieの物理層接続方式で、主に大手企業が自社内で複数のチップをパッケージングする際に、低遅延、低消費電力、低コストで迅速に実装したい場合に用いられることが多い。両者は競合というよりは異なる用途で共存する関係にある。そして、華為の「霊衢（UnifiedBus）」は、BoWやUCIeよりもさらに広範なスケールを対象としている。これは単にパッケージ内部のChiplet間接続だけでなく、複数のチップ、さらには複数のノード、クラスター全体にわたる「統一されたメモリセマンティクス」（データアクセス方法の統一）や光相互接続まで視野に入れている、より大きな次元の取り組みである。

したがって、華為の韜定律と米国のGAAFET+Chipletの関係は、前工程のサプライチェーンではほぼ完全に分岐し、互換性のない道を歩むことになる。しかし、後工程の先進パッケージングやChipletの思想には共通の課題意識があり、技術的な交流の余地は残る。システムレベルの理論や学術的な側面では、限定的ながらも交差する点が見られるだろう。これは、RISC-Vのような「オープンな基盤による共通発展」というよりは、華為の取り組みはより「独自性と主権性」が強く、全体としては「分岐がハードで、交差は限定的」というのが最も適切な表現となる。これは、単なる二者択一の問いではなく、多層的な関係性の中で進化していく複雑な状況と言える。